SERIAL IN/SERIAL OUT SHIFT REGIATER 4BIT
.png)
2. Alat dan Bahan [Kembali]
2.1 Alat dan Bahan 1
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
1. IC 74111
Gambar 3. IC 74111
2. Switch (SW-SPDT)
Gambar 4. Switch
3. Logicprobe atau LED
Gambar 5. Logic Probe
4. Power DC
Gambar 6. Power DC
3. Rangkaian [Kembali]
.png)
Pada percobaan kali ini yaitu tentang Shift Register (register geser) dimana ini merupakan penggeseran suatu biner ke kiri atau ke kanan, rangkaian ini dapat menyimpan memori sementara dan terdapat 4 pembagianya yaitu SISO,SIPO,PISO,dan PIPO, seperti contoh pengaplikasian nya dalam kalkulator.
pada percobaan ini menggunakan rangkaian shift register dengan menggunakan 4 IC JK flipflop dimana untuk set dan resetnya dihubungkan gerbang NOT dengan logika 1 sehingga set dan reset yang merupakan aktiflow akan mencatat logika 1 sehingga keluaran akan berkondisi tetap , sedangkan untuk clock pada semua flipslop dihubungkan seri sehingga clocknya sama, lalu keluaranya juga dihubungkan seri dimana input jk berikutnya diambil dari output jk sebelumnya.
untuk setiap output dipasangi LED , logic probe, dan juga dioda, dimana led dan logic peobe sebagai indikator dan diode sebagai pengaman.
kerja dari rangkaian ini adalah gambaran shift register dimana input akan masuk seperti pengaturan yang dilakukan dengan input SW6 yang dihubungkan dengan input J dan dioda yang dihubungkan dengan K , saat SW6 diatur 0 maka output akan 0 lalu JK berikutnya akan membacanya sehingga output terus bergeser sampai akhir.
untuk pembacan nya dilihat pada output paling akhir dimana itu merukan akhir dari rangkaian nya.
6. Analisa [Kembali]
1. Analisa output yang di hasilkan tiap-tiap kondisi
=
Ada 4 kondisi yang digunakan dalam percobaan :
1. pada kondisi pertama b3-b6=0, b2 dan b0 = 1 dan b1=X. pada kondisi ini b3-b6 yang merupakan set dan reset sedang non aktif dikarnakan aktiflow dan sedangkan ada arus yang membuatnya tidak aktif. sehingga kondisi saat ini adalah syncrounus diaman saat output akan shift register dengan B1 sebagai pengaturnya saat 0 maka output akan 0 sedangkan jika 1 maka akan 1.
2. pada kondisi keduab3-b6=0, b1=X, b0=1, b2=toggle. kondisi ini sama dengan yang pertama namun b2 yang berperan sebagai clock di buat toggle sehingga perubahan output akan terjadi saat pengaturan b2 berlogika 1 karena dihubungkan dengan AND yang mengalikan clock dengan b2. sedangkana jika b2 berlogika 0 maka tidak akan jalan outputnya karena b2=0 dikali clock yang membuat clock selalu di posisi 0.
3. pada kondisi ketiga b3-b6=X, b1=0, b0 dan b2=1. pada kondisi ini ada 2 yang terjadi , ketika b3-b6 berlogika 1 yang dimana berperan sebagai set akan aktif, sehingga semua input akan berlogika 1 karena set, sedangkan jika 0 maka akan aktif secara syncronus dimana output akan sesuai dengan input JK yang diatur oleh B1 yaitu 0 sehingga output juga 0
4. pada kondisi ini b3-b6=X, b0=1, dan b1 dan b2=0. pada kondisi ini saat b3-b6 berlogika 1 maka akan memasuki kondisi set , sedangkan saat 0 akan memaksuki kondisi syncrounus yang dimana input yang mempengaruhi adalah b1 yaitu 0 , namun pada b2 yang dihubung dengan clock membuat clock selalu berlogiika 0 sehingga tidak ada pergeseran atau tidak ada perubahan input walau b1 nya ditoogle kan sekalipun.
7. Download [Kembali]
File HTML [download]
File Gambar Rangkaian 1 [download]
File Video Rangkaian 1 [download]
File Rangkaian Percobaan 1 [download]
File Data Sheet [download]
Tidak ada komentar:
Posting Komentar