2. Alat dan Bahan [Kembali]
2.1 Alat dan Bahan 1
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
1. IC 74LS112
Gambar 3. IC 74LS112
2. IC 7474
Gambar 4. IC 7474
3. Switch (SW-SPDT)
Gambar 5. Switch
4. Logicprobe atau LED
Gambar 6. Logic Probe
5. Power DC
Gambar 7. Power DC
3. Rangkaian [Kembali]
.png)
percobaan 1 kondisi 8
percobaan 1 dengan ketentuan input B0=1, B1=0, B2=1, B3=don’t care, B4=don’t care, B5=0, B6=don’t care
dalam percobaan tersebut menggunakan J-K flipflop dan D flipflop , dimana menggunakan masukan tambahan yaitu reset dan set dengan sifat aktif low , aktif loe berarti input akan dibacaca 1 ketika masukan yang diberikan berlogika 0 atau bisa dibilang lactif low akan aktif jika diberi tegangan rendah , sedangkan aktif hight akan aktif ketika diberi tegangan lebih dari aktif low.
pada rangkaian terjadi kondisi Asinkronus atau hasil output tidak bergantung CLK (clock) ,jadi input yang dihitung hanya reset dan preset(set). asinkronus terjadi ketika input set/ preset salah satunya aktif atau jika kediuanya aktif itu adalah input terlarang atau tidak boleh digunakan. lalu ada juga kondisi sinkronus dimana output sinkron dengan CLK, kondisi terjadi ketika reset dan preset tidak dalam kondisi aktif maka yang digunakan adalah input J-K.
pada percobaan dapat dilihat bahawa kondisi asinkronus yaitu reset aktif dan preset non aktif sehingga input Q menjadi reset atau 0 dan Q' menjadi 1 karna invers dari Q
6. Analisa [Kembali]
1. Bagaiamana jika B1 dan B0 diberi logika 0
=
Ketika diberi logika 0 maka rangkaian akan dalam kondisi asinkron dimana R-S aktif karna bersifat actif low dan pada output memiliki keluaran Q=1 dan Q'=1 dimana kondisi tersebut adalah kondisi terlarang. hal tersebut terjadi pada kedua komponen yaitu Dflipflop dan JKflipflop
2. Bagaimana jika B3 diputus
=
B3 adalah clock , jika diputus maka jika dia kondisi asinkron maka itu tidak berpengaruh , jika dalam kondisi sinkron maka output pada rangkaian tidak akan berubah karena perubahan pada sinkron melibatkan clock untuk merubah bentuk keluaran outputnya.
3. Jelaskan kondisi toggle, terlarang dan not change
=
toogle = kondisi output berubah2 karena mengambil feedback dari output sebelum nya sehingga hasil output berubah2
terlarang = pada konsdisi terlarang keluaran pada output bernilai 1 1
not change = not change berarti tidak berubah yang berarti otputnya sama dengan otuput sebelumnya
7. Download [Kembali]
File HTML [download]
File Gambar Rangkaian 1 [download]
File Video Rangkaian 1 [download]
File Rangkaian Percobaan 1 Kondisi 8 [download]
Tidak ada komentar:
Posting Komentar