- Percobaan 2 Kondisi 6 :
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan
ketentuan input B0=0, B1=clock, B2=1
2. Gambar Rangkaian Simulasi
[Kembali]
percobaan 2 kondisi 6
.png)
3. Video [Kembali]
percobaan 2 kondisi 6
percobaan 2 kondisi 6
percobaan 2 dengan input B0=0 B1=clock B2=1 menggunakan T flip-flop
dalam percobaan menggunakan T flip flop dimana T flip-flop sendiri merupakan rangkaian JK yang dimana input J dan K nya dihubungkan menjadi 1 sehingga inputnya menjadi 1 yaitu T. dalam percobaan input T dihubungkan langsung ke VCC sehingga logika bernilai 1 pada input T, sedangkan pada input R dan S aktif low dihubungkan dengan B0 dan B2 dengan logika pada input yang diberi 0 dan 1 , sehingga input yang dibaca adalah logika 1 untuk B0 dan 0 untuk B2 karena input nya adalah activ low.
hasil pembacaan akan diambil dari sifat asinkronus karena input R dan S sedang aktif dan JK dan clock diabaikan , seperti pada modul yang berlogika 1 saat pembacaan adalah R dan S berlogika 0 sehingga yang tampil di input Q adalah 0 dan Q' adalah 1 , Q bernilai 0 berarti reset aktif , sedangkan jika 1 artinya set.
File HTML [download]
File Gambar Rangkaian 2 [download]
File Video Rangkaian 2 [download]
File Rangkaian Percobaan 2 Kondisi 6 [download]
File Data Sheet [download]
Tidak ada komentar:
Posting Komentar